上个月跟毕设组蹲实验室盯产线试跑，坐地上看了一下午，攒了一肚子话。
课堂上卡了整整两节课的卡点
去年带的一组毕设，做小型转向节装配产线，三维建模调了快两个月，装起来严丝合缝，大家都觉得稳了。
一跑模拟，卡料。
学生第一反应，传送带速度不对，改。改完再跑，还是卡，有时候半小时卡三次，有时候俩小时都没事，找不到规律。调了整整三天，参数改了快二十版，没人说要停下来复盘。
我上课把这个问题抛给全班，问你们谁能说出来，到底哪出问题了？全班沉默，就这么卡了两节课，没人说得出头绪。
大家都习惯了，设计就是画图，调参数，出结果，出了问题就是参数不对，改参数就完了。没人教过，停下来，把每一步运行拆开捋。
复盘不是找错，是找看不见的动态间隙
逼着学生把每次停线的时间点记下来，对应每个机构的动作时序打出来逐行对比。最后找出来什么？顶升定位机构到位后，给抓手发信号晚了半秒的时序差。
就是设计的时候，为了不碰撞，留了0.2秒的安全延时，刚好赶上传送带的固定进料周期，凑出来半秒的空窗，下一个零件已经到位了，上一个还没被取走，可不就卡了吗。
说实话，我当时听到结果也感慨，学生画机构的时候，算定位精度算得门清，间隙配合标得一点错没有，怎么就想不到动态运行里，时序也有间隙？
我们教机械设计，教的大多是静态的尺寸，静态的公差，可产线是活的啊。每一个动作的衔接，每一次信号传输的延迟，都会攒出你看不见的问题。
产线运行复盘，不是让你把故障一条一条列出来填表格应付考核，是让你把整个运行过程拆成碎片，找到那个你设计的时候想当然忽略掉的地方。对吧？
很多时候出问题真不是你哪个零件做错了，就是你想当然“这点时间差不影响”，真跑起来，满负荷的时候，这点差就是天天停线的大问题。
改了三版的教学要求
从实验室回去我就改了课程设计的考核要求，原来只收3D模型和工程图，现在必须交三次复盘记录。第一次是模拟运行初版后的复盘，第二次是样机装配试跑后的复盘，第三次是模拟满负荷运行24小时后的复盘。
不要求写得漂亮，就要求写清楚三件事：你原来设计的时候想的是什么，实际跑出来是什么，差在哪，为什么差。
改完之后这两届学生，反馈太不一样了。有个学生去年去了整车厂的产线规划岗，上个月回学校找我吃饭，说刚去就赶上老产线改造，领导让他先跑三天记日志复盘，同去的应届生都觉得是浪费时间的体力活，他说上学的时候蹲实验室记了一个月的停线点，上手就把时序差的问题找出来了，直接省了一周的调试时间。
不过话说回来，我也一直在反思，我们原来的教学，太追求“完美设计”了，给学生的例题都是调好的，走一遍流程就能出正确结果，学生哪里知道，实际工程里，本来就没有一次成型的完美设计。复盘就是帮你接受不完美，然后一点点把坑填上的过程。
很多学校现在开智能产线相关的课，买了先进的实验台，结果还是让学生按固定步骤走一遍，拍个照片就结课，复盘环节直接跳过，太可惜了。
真要练能力，就得让学生踩坑，踩完坑自己爬出来，自己捋清楚刚才在哪摔的，比讲十节课都管用。
我现在上课，只要学生说我设计好了，我第一句就问，你跑过了吗？复盘过了吗？没复盘的设计，再漂亮也不算完。
